![]() |
|
|
|||||||
![]() |
VHDL - [EN]&[IT] VHDL, memory hierarchy |
|
|
Thread Tools | Search this Thread |
|
|
#1 |
|
hi!
I have to model a CPU in VHDL, I have done almost everything but I lack the memory to be developed ... this memory must be: - A memory hierarchy consisting of a single cache and main Memory - The cache is organized as direct mapped caches with victim cache. Suppose a policy of type write back. Could you advise me? maybe some sample code? it looks abbasstanza spelling and already 'developed but I can not find anything ... [IT] VHDL, gerarchia di memoria... salve! devo modellare una CPU in vhdl, ho fatto quasi tutto ma mi manca da sviluppare la memoria... questa memoria deve essere: - una gerarchia di memoria costituita da un’unica cache e dalla main memory - La cache è organizzata come cache direct mapped con victim cache. Si ipotizzi una politica di tipo write back. Potete darmi dei consigli? magari del codice di esempio? dovrebbe essere una cosa abbasstanza commune e gia' sviluppata ma non riesco a trovare nulla... peppeska |
|
|
|
|
|
|
#2 | |
|
Junior Member
Join Date: Nov 2009
Posts: 1
|
Quote:
Hi did you solve it? I have the same task to do and i cant find anything useful Someone else in this forum can help pls? Ciao, alla fine hai risolto? Ho lo stesso lavoro da sviluppare ma non riesco a trovare niente di utile. Qualcuno nel forum può aiutarmi?? pato86 |
|
|
|
|
![]() |
| Thread Tools | Search this Thread |
|
|
Similar Threads
|
||||
| Thread | Thread Starter | Forum | Replies | Last Post |
| OCZ 6GB Triple-Channel 1333 MHz DDR3 Memory Kit | Admin | Front Page News | 0 | 02-16-2009 01:27 PM |
| memory upgrade | -D- | A+ Certification | 1 | 02-03-2007 01:01 AM |
| Re: What memory to use? | me | A+ Certification | 0 | 12-14-2004 03:33 AM |
| Re: Memory stick question | Nildram | A+ Certification | 1 | 01-14-2004 02:41 PM |
| Half memory: lost? | Joe | A+ Certification | 4 | 09-04-2003 08:57 PM |